每个时钟脉冲的作用是将每一级的数据内容向右移一位，如下表所示，直到0-0-0-1的完整数据值被存入寄存器。现在可以从QA到QD的输出直接读取此数据值。
然后数据已经从串行数据输入信号转换为并行数据输出。真值表和后面的波形显示逻辑“1”从左到右通过寄存器的传播如下。
请注意，在第四个时钟脉冲结束后，数据（0-0-0-1）的4位数据被存储在寄存器中，并且只要寄存器的时钟停止，就会保持在那里。实际上，寄存器的输入数据可以由逻辑“1”和“0”的各种组合组成。通常可用的SIPO IC包括标准的8位74LS164或74LS594。
4、Serial-in to Serial-out (SISO) Shift Register
这个移位寄存器与上面的SIPO非常相似，除了在从输出QA到QD以并行形式直接读取数据之前，这次允许数据直接通过寄存器流出另一端。 由于只有一个输出，所以DATA以串行模式一次一位地移出移位寄存器，因此名称串行输入到串行输出移位寄存器或SISO。
SISO移位寄存器是四种配置中最简单的一种，因为它只有三个连接，串行输入（SI）决定什么进入左手触发器，串行输出（SO）取自输出 右手触发器和排序时钟信号（Clk）。 下面的逻辑电路图显示了一个通用串行输入移位寄存器。
如果输出数据与输入数据完全相同，您可能会想到SISO移位寄存器的意义。那么这种类型的移位寄存器也可以作为临时存储设备，或者它可以作为数据的时间延迟设备，时间延迟量由寄存器中的级数，4，8，16等等来控制，或者通过改变时钟脉冲的应用。通常可用的IC包括74HC595 8位串行输入到串行输出移位寄存器，均带有3态输出。
5、Parallel-in to Serial-out (PISO) Shift Register
并行输入到输出移位寄存器的作用与上面的串行输入并行输出相反。数据以所有数据位同时进入其输入的并行格式加载到寄存器，寄存器的并行输入引脚PA到PD。数据然后以正常右移模式从表示存在于PA处的数据的Q寄存器顺序地读出到PD。
该数据在每个时钟周期以串行格式一次输出一位。需要注意的是，使用这种类型的数据寄存器，不需要时钟脉冲来并行加载已经存在的寄存器，但是需要四个时钟脉冲来卸载数据。
由于这种类型的移位寄存器将诸如8位数据字的并行数据转换成串行格式，所以它可以用来将许多不同的输入线多路复用成单个串行数据流，该串行数据流可以直接发送到计算机或通过通信线路。通常可用的IC包括74HC166 8位并行/串行输出移位寄存器。
6、Parallel-in to Parallel-out (PIPO) Shift Register
最后的操作模式是并行输入到并行输出移位寄存器。这种类型的移位寄存器还可以用作临时存储设备或类似于上述SISO配置的时间延迟设备。数据以并行格式呈现给并行输入引脚PA至PD，然后通过相同的时钟脉冲直接一起传输至各自的输出引脚QA至QA。然后一个时钟脉冲加载和卸载寄存器。下面显示了这种并行加载和卸载的安排。
PIPO移位寄存器是四种配置中最简单的，因为它只有三个连接，并行输入（PI）决定了什么进入触发器，并行输出（PO）和排序时钟信号（Clk）。