如图我们可以看到，每个Cache Line 头部都有两个Bit来标识自身状态，总共四种：
M（Modified）：修改状态，在其他CPU上没有数据的副本，并且在本CPU上被修改过，与存储器中的数据不一致，最终必然会引发系统总线的写指令，将Cache Line中的数据写回Memory中。
E（Exclusive）：独占状态，表示当前Cache Line中的数据与Memory中的数据一致，此外，在其他CPU上没有数据的副本。
S（Shared）：共享状态，表示Cache Line中的数据与Memory中的数据一致，而且当前CPU至少在其他某个CPU中有副本。
I（Invalid）：无效状态，在当前Cache Line中没有有效数据或者该Cache Line数据已经失效，不能再用；当Cache要加载新数据时，优先选择此状态的Cache Line，此外，Cache Line的初始状态也是I状态
在对Cache（高速缓存）的读写操作引发了Cache Line（缓存行）的状态变化，因而可以将其理解为一种状态机模型。
但MESI的复杂和独特之处在于状态有两种视角：
一种是当前读写操作（Local Read/Write）所在CPU看到的自身的Cache Line状态及其他CPU上对应的Cache Line状态
另一种是一个CPU上的Cache Line状态的变迁会导致其他CPU上对应的Cache Line状态变迁。
如下所示为MESI协议的状态图：
具体MESI的实现过程可以看我另一篇文章： 看懂这篇，才能说了解并发底层技术
深入理解不一致性内存MESI协议解决了多核CPU下的Cache一致性问题，因而成为SMP架构的唯一选择，而SMP架构近几年迅速在PC领域（X86）发展。
SMP架构是一种平行的架构，所有CPU Core都被连接到一个内存总线上，它们平等访问内存，同时整个内存是统一结构、统一寻址的。
如下所示给出了SMP架构的示意图：
随着CPU核心数量的不断增加，SMP架构也暴露出天生的短板，其根本瓶颈是共享内存总线的带宽无法满足CPU数量的增加，同时，在一条“马路”上通行的“车”多了，难免会陷入“拥堵模式”。
不知道你是否听说过总线风暴，可以看下：总线风暴
在这种情况下，分布式解决方案应运而生，系统的内存与CPU进行分割并捆绑在一起，形成多个独立的子系统，这些子系统之间高速互联，这就是NUMA（None Uniform Memory Architecture）架构，如下图所示。
可以看出，NUMA架构中的内存被分割为独立的几块，被不同CPU私有化了。
因此在CPU访问自家内存的时候会非常快，在访问其他CPU控制的内存数据时，则需要通过内部互联通道访问。
NUMA架构的优点就是其伸缩性，就算扩展到几百个CPU也不会导致性严重的下降。
NUMA技术的特点在NUMA架构中引入了一个重要的新名词——Node
一个Node由一个或者多个Socket Socket组成，即物理上的一个或多个CPU芯片组成一个逻辑上的Node
我们来看一个Dell PowerEdge系列服务器的NUMA的架构图：