现设计一个1比特输入、14比特输出的平方根升余弦滚降线性相位FIR数字滤波器，滚降系数为0.22，带外衰减要求大于45 dB，即通带内(f<8.192MHz)的起伏小于0.5dB，阻带外(f>10 MHz)的衰减大于45dB。在设计中选用了Alter公司的FPGA芯片-EP1K50QC208-3，该芯片有2 880个逻辑单元(LE)，40960个片内存储器。本设计占用了387个LE和1088个片内存储器，分别占总资源的1.3％和2％。
经过试验，本结果已经在FPGA中得到了实现。
五、结 论
从试验结果中可以看出，DA实现控制起来比较简单并且时钟速率较低，但是因为LUT的大小会随着滤波器阶数的增加呈指数增长，因此其门的数量也较多。在阶数很大的滤波器中采用并行的FIR结构，每个并行的子滤波器以DA结构实现，这样，控制起来就稍微有点复杂了。因此，如何去克服这方面的缺点还有待于继续研究。