git://github.com/adream307/FIRTest.git
1.使用Filterbuilder生存滤波器的Verilog代码,滤波器设计如下,选择定点数,并且小数部位为0。生存verilog代码时,选择全并行。
2. git clone git://github.com/adream307/FIRTest.git
cd FIRTest
make
输入数据频谱
滤波后输出数据频谱
git://github.com/adream307/FIRTest.git
1.使用Filterbuilder生存滤波器的Verilog代码,滤波器设计如下,选择定点数,并且小数部位为0。生存verilog代码时,选择全并行。
2. git clone git://github.com/adream307/FIRTest.git
cd FIRTest
make
输入数据频谱
滤波后输出数据频谱
内容版权声明:除非注明,否则皆为本站原创文章。
转载注明出处:http://www.heiqu.com/199e2d3afabbdfac6a559d674466f1fe.html