5 、嵌入式微处理器体系结构
（1）冯诺依曼结构：程序和数据 共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，采用单一的地址及数据总线，程序和数据的宽度相 同。例如：8086、ARM7、MIPS…
（2）哈佛结构：程序和数据是 两个相互独立的存储器，每个存储器独立编址、独立访问，是一种将程序存储和数据存储分开的存储器结构。例如：AVR、ARM9、ARM10…
（3）CISC 与 RISC 的特点比较 。
计算机执行程序所需要的时间 P 可以用下面公式计算：
P=I × CPI ×T
I：高级语言程序编译后在机器上运行的指令数。
CPI：为执行每条指令所需要的平均周期数。
T：每个机器周期的时间。
（4）流水线的思想：在 CPU 中把一条指令的串行执行过程变为若干指令的子过程在 CPU 中重叠执行。
（5）流水线的指标：
吞吐率：单位时间里流水线处理机流出的结果数。如果流水线的子过程所用时间不一样长，则吞吐率应为最长子过程的倒数。
建立时间：流水线开始工作到达最大吞吐率的时间。若 m 个子过程所用时间一样，均为 t，则建立时间 T＝mt。
（6）信息存储的字节顺序
A、存储器单位：字节（8 位）
B、 字长决定了微处理器的寻址能力，即虚拟地址空间的大小。
C、32 位微处理器的虚拟地址空间位 2^32 ，即 4GB。
D、 小端字节顺序：低字节在内存低地址处，高字节在内存高地址处。
E、 大端字节顺序：高字节在内存低地址处，低字节在内存高地址处。
F、网络设备的存储顺序问题取决于 OSI 模型底层中的 数据链路层。
6 、逻辑电路基础
（1）根据电路 是否具有存储功能，将逻辑电路划分为： 组合逻辑电路和时序逻辑电路。
（2）组合逻辑电路：电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路的状态无关。常用的逻辑电路有 译码器和 多路选择器等。
（3）时序逻辑电路：电路任一时刻的输出不仅与该时刻的输入有关，而且还与该时刻电路的状态有关 。因此，时序电路中必须包含记忆元件。 触发器是构成时序逻辑电路的基础。常用的时序逻辑电路有 寄存器和 计数器等。
（4）真值表、布尔代数、摩根定律、门电路的概念。
（5）NOR（或非）和 NAND（与非）的门电路称为 全能门电路，可以实现任何一种逻辑函数。
（6）译码器：多输入多输出的组合逻辑网络。
每输入一个 n 位的二进制代码，在 m 个输出端中最多有一个有效。当 m＝2^n 时，为 全译码；当 m<2n 时，为 部分译码。
（7）由于集成电路的高电平输出电流小，而低电平输出电流相对比较大，采用集成门电路直接驱动 LED时，较多采用 低电平驱动方式。液晶七段字符显示器 LCD 利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
（8） 时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态合适更新。 同步是时钟控制系统中的主要制约条件。
（9）在选用触发器的时候， 触发方式是必须考虑的因素。触发方式有两种：
电平触发方式：具有结构简单的有点，常用来组成暂存器。
边沿触发方式：具有很强的抗数据端干扰能力，常用来组成寄存器、计数器等。
7 、总线电路及信号驱动
（1）总线是各种信号线的集合，是嵌入式系统中各部件之间传送 数据、 地址和 控制信息的公共通路 。在同一时刻，每条通路线路上能够传输一位二进制信号。按照总线所传 送的信息类型，可以分为： 数据总线（ DB ）、地址总线（ AB ）和控制总线（ CB ）。
（2）总线的主要参数：
总线带宽：一定时间内总线上可以传送的数据量，一般用 MByte/s 表示。
总线宽度：总线能同时传送的数据位数（bit），即人们常说的 32 位、64 位等总线宽度的概念，也叫 总线位宽。总线的位宽越宽，总线每秒数据传输率越大，也就是总线带宽越宽。
总线频率：工作时钟频率以 MHz 为单位，工作频率越高，则总线工作速度越快，也即总线带宽越宽。
总线带宽 ＝ 总线位宽×总线频率/8， 单位是 MBps。
常用总线：ISA 总线、PCI 总线、IIC 总线、SPI 总线、PC104 总线和 CAN 总线等。
（3）只有具有 三态输出的设备才能够连接到数据总线上，常用的三态门为输出缓冲器。
（4）当总线上所接的负载超过总线的负载能力时，必须在总线和负载之间加接缓冲器或驱动器，最常用的是 三态缓冲器，其作用是驱动和隔离。
（5）采用 总线复用技术可以实现数据总线和地址总线的共用。但会带来两个问题：
A、需要增加外部电路对总线信号进行复用解耦，例如：地址锁存器。
B、总线速度相对非复用总线系统低。
（6）两类总线通信协议：同步方式、异步方式。
（7）对总线仲裁问题的解决是以优先级（优先权）的概念为基础。