大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家介绍的是i.MXRT下改造FlexSPI driver以AHB方式去写入NOR Flash。
痞子衡前段时间写过一篇 《串行NAND Flash的两大特性导致其在i.MXRT FlexSPI下无法XiP》，文章里介绍了 NAND Flash 的 Page Read 等待特性（发完 Read 命令后需要回读 Flash 内部状态寄存器 Busy 位来判断 Page 数据是否已准备好）导致其无法像 NOR Flash 那样通过 AHB 方式被便捷访问，仅能在一个 Page 空间里实现 AHB 读（前提是在 IPG 方式发完读命令以及读完状态寄存器确保数据已经准备好后）。
回到 NOR Flash 上，我们可以轻松通过 AHB 方式读取 Flash 数据，但写入 Flash 一般都是调用 FlexSPI 驱动来实现（即 IPG 方式），那么有没有可能也通过 “AHB 方式来写入 Flash” 呢？答案是可以的，但为啥痞子衡加了个引号，且往下看：
本文以恩智浦 MIMXRT1170-EVK 开发板上主芯片 i.MXRT1176 及其配套板载 Flash 芯片 - 芯成 IS25WP128 为例。 一、Flash写操作流程芯成 IS25WP128 是一颗很典型的四线 QSPI NOR Flash，其写入（编程）时序是符合 JEDEC216 标准的。简单来说，一个完整的写时序包含三个独立子时序：Write Enable 时序 + Page Program 时序 + Read Status 时序。
先来看打头阵的 Write Enable 子时序，NOR Flash 内部的状态寄存器会有一个位叫 WEL (Write Enable Latch)，这个位控制着 Flash 的擦写权限，默认值是 0（即不允许擦写）。如果想要写入 Flash，必须先通过 Write Enable 命令将 WEL 位临时设为 1（这个位会随着当前的擦写命令结束后自动恢复到 0）。
置位了 WEL 后，便可以传输 Page 数据给 Flash，这个子时序便是 Page Program。Page Program 按命令地址和数据传输方式不同分为三种：一线 SPI，四线 SPI，QPI，下面是常用的四线 SPI 的时序图，命令和地址通过 IO0 传输，数据通过 IO[3:0] 传输。
通常来说，在这个时序里，传入的地址应该是 Page 首地址，写入数据长度应该是一个完整的 Page 大小。但从非 Page 首地址处写入小于一个 Page 长度的数据也是可以的，但有一个注意点就是不要在这个时序里出现跨页的现象（如果出现，超出当前页的数据会被放回到该页起始地址处）。
Page Program 子时序结束后，数据还并未真正写入 Flash 内存体中，Flash 内部控制器只是开始处理数据，这时候会有一个等待时间（大概0.2ms），Flash 内部的状态寄存器有一个位叫 WIP (Write In Progress)，这个位标志着数据写入状态（默认值是 0，当 Page Program 子时序结束后，WIP 立即跳为 1），用户需要通过 Read Status 子时序来实时读取状态寄存器的值从而获知数据处理情况。
当 Flash 内部状态寄存器中的 WIP 位从 1 跳回到 0，便意味着一次完整的写时序结束了，主机可以发起下一次写时序。
痞子衡旧文 《从头开始认识i.MXRT启动头FDCB里的lookupTable》 里对 FlexSPI 读时序介绍得非常详细，尤其是对 AHB 方式读支持的实现，现在痞子衡再介绍下 FlexSPI 对于写时序的支持。
第一节里介绍的 Flash 写操作的三个子时序，在 FlexSPI 外设里当然都是支持的，SEQ_CTL 组件里都预先实现了这些子时序，比如下面就是 Page Program 的序列：
因为 Flash 写操作需要三个子序列，比 Flash 读操作单序列要复杂得多，并且最关键的是写操作还包含一个不确定的等待周期（Read Status 子时序与 Flash 交互），这就导致 FlexSPI 外设在 AHB 方式写上没法完美支持，这也是为什么写入 Flash 都是通过 IPG 方式来完成的，因为 IPG 方式下，子序列可以随意组合，由用户代码手动调度。
原则上三个写操作子序列可以放在 LUT 中的任何一个 Sequence 位置，因为即使按序放在一起，我们通过 FlexSPI->FLSHxCR2 寄存器（x可取A1/A2/B1/B2，具体根据Flash引脚连接来定）中的 AWRSEQID 位指明写操作第一个子序列在 LUT 中的位置(index) 也无法自动完成 Page 数据的完整写入操作。