主存的指标
（1）存储容量：存放二进制代码的总位数
（2）存取速度：
存取时间：存储器的访问时间（读出时间，写入时间）
存取周期：连续两次独立的读写存储器操作之间，最小的时间间隔。用于读电路，写电路，地址电路清空一次
（3）存储器带宽 （位/秒）
半导体存储片的基本结构
（1）地址线单向，数据线双向。
（2）半导体芯片的容量由地址线和数据线一起决定。
地址线和数据线的根数表示了内存实际的大小，而cpu理论上的最大寻址范围，由MAR和MDR的大小决定，为\(2^{MAR}*MDR\) 地址线 数据线 芯片容量
10根 4根 \(2^{10} * 4\)bit
14根 1根 \(2^{14} * 1\)bit
（3）片选线的作用
eg：用16K1位的存储芯片组成64K8位的存储器
（a）因为半导体芯片是用存储矩阵设计的，存储矩阵的一行可以看成一层楼，这层楼有多个小房间。
因此，先把8个161K的存储器放在一行，构成一层楼。再安排4层这样的楼层，构成64K8的大楼
（b）因为，一个地址线的地址过来后，先通过片选线（地址为的最高几位），选择楼层，
然后用剩下的地址线低位地址，选择是楼层的那个房间
（c）eg：当上例子中，地址线过来的数据是65535，转换成二进制是1111 1111。
上面楼层有4层，所以地址线的前两位进行片选，也就是11，因此选择最高层。
半导体存储芯片的译码方式：
（1）线选法：每个小存储单元占用一行，构成多行的线性结构
每个小存储单元占用一行，构成多行的线性结构
eg：16*1 bit的存储矩阵，占16行，因为要选择16行，所以要有4位片选线，链接所有的16个存储单元。
这种设计导致电路设计异常复杂。
（2）重合法 : 组合多个存储单元为一行：
通过组合多个存储单元为一行，来减少行数，达到减少片选线位数的目的，简化电路设计。但此时的存储矩阵，每行有多列存储单元，因此，用X地址译码器（确定行），用Y地址译码器(确定列)，来选到具体的某个存储单元。
eg：256 * 1bit重合片选法：把8个bit存储单元作为一行，设计32行即可。
因为有32行，因此X地址译码器有5位，因为有8列，因此Y地址译码器有3位
SRAM
（1）SRAM：静态随机存储器，不用刷新电路，使用双稳态管存储数据，不掉电情况下数据存在。
（2）SRAM基本电路
DRAM
（1）DRAM：动态随机存储器，定时刷新电路，使用电容存储数据，不掉电情况下也需要定时对电容充电。
（2）DRAM的存储矩阵是二维的，有行有列。所以要对行和列进行片选。行列片选的片选片进行复用，即同一个针脚，先选择行，后选择列。
（3）动态RAM刷新 （刷新与行地址有关：默认数据能保持2ms）