FPGA与simulink联合实时环路系列——实验一 测试

实验一 测试 实验内容

在simulink创建测试模块，通过测试模块产生信号，再传送到FPGA，FPGA读出后再将信号无处理传送回simulink进行显示。由此来测试整个硬件在环的功能是否正常，并且熟悉整个基础开发流程。

创建模型 创建开发板的信息

在Matlab的指令窗口输入以下指令，hdlsetuptoolpath(\'ToolName\',\'Altera Quartus II\',\'ToolPath\',\'C:\altera\11.0\quartus\bin\quartus.exe（修改为软件安装的路径）\')。

Simulink菜单操作 Verification Wizards -> FPGA-in-the-Loop (FIL)....
或Matlab 提示符输入：filWizard。

在实验开始之前，需要根据大西瓜开发板的设计原理图，对开发板的信息进行配置，主要是对时钟信号和复位信号、采用的FIL的通信接口进行配置，如下图所示。

在board name的选项中选择创建新的用户板卡。连接方式采用JTAG进行连接，大西瓜FPGA板卡上没有以太网，由此采用JTAG接口。

在板卡的配置信息窗口中，首先进行板卡上FPGA芯片信息的配置，如下图所示。

设置板卡的名字logic_board，FPGA的厂商为Altera，芯片为cyclone IV E，选择对应的芯片类型 EP4C6E22C8，JTAG链位置默认。

JTAG接口类型，时钟信号的频率、引脚号、时钟类型，复位信号的引脚号，复位的电平信息的设置，如下图所示。

保存板子的配置信息，在接下来的实验均要使用到该信息文件。

创建simulink模型

在board name中选择前面配置好的板卡信息，板卡名为logic_board，选择JTAG接口，点击next。

添加RTL文件，即设计的verilog或者是VHDL设计的代码文件，并将该文件设置为顶层文件。

选择自动根据顶层文件生成IO，各个IO的详细信息在栏目中，IO的类型的也是很重要的，在以后的设计中要主要IO类型选择的正确。同时对复位信号的电平和时钟使能信号的电平进行设置。如下图所示。

输出信号类型，这里可能会和前面的IO混淆，其实这里的信号是前面IO中由FPGA输出到simulink中的信号，这里的信号是dataout，该信号输出到simulink中，信号的位宽为8bit。

生成simulink模型和硬件模型，输出的文件类型和文件所在文件夹如下图所示。