【闲话开篇】：这段时间项目接近尾声，我终于闲了一点，又拿起了早先未看完的书《JAVA高并发程序设计》，强迫自己学习。看到其中介绍《无锁的缓存框架：Disruptor》时，接触到了一个概念——伪共享(false sharing)，说是会影响并发程序的执行性能，被很多人描述成无声的性能杀手，突然感觉到了自己知识的匮乏，罪过啊。
伪共享(false sharing)，究竟是怎样一回事呢？不急，我们先倒杯水边喝边回顾，以前上学时丢下的计算机组成原理相关知识点。
CPU 缓存（Cache Memory）是位于CPU与内存之间的临时存储器，它的容量比内存小很多，但是交换速度却比内存要快得多。CPU和主内存之间有好几级缓存，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存。每一级缓存中所储存的全部数据都是下一级缓存的一部分，越靠近 CPU 的缓存越快也越小。
高速缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使 CPU 花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。
如果我们的程序正在多次对同一数据块做相同的运算，那么在执行运算的时候把它加载到离 CPU 很近的缓存中就能大大的提高程序运行速度。
我们以L1、L2、L3分别表示一级缓存、二级缓存、三级缓存，按照数据读取顺序和与CPU结合的紧密程度，速度是L1 >L2 > L3 >主存，容量是L1< L2< L3< 主存。
L1 缓存很小但是很快，并且紧靠着在使用它的 CPU 内核，L2 大一些，也慢一些，并且仍然只能被一个单独的 CPU 核使用，L3 更大，更慢，并且被单个插槽上的所有 CPU 核共享，最后是主存，由全部插槽上的所有 CPU 核共享。拥有三级缓存的的 CPU，到三级缓存时能够达到95%的命中率，只有不到5%的数据需要从内存中查询。
三级缓存示意图：
缓存行 (Cache Line) 是 CPU 缓存中的最小单位，CPU 缓存由若干缓存行组成，一个缓存行的大小通常是 64 字节（备注：取决于 CPU，本文基于64字节，其他长度的如32字节等本文不作讨论），并且它有效地引用主内存中的一块地址。一个 Java 的 long 类型是 8 字节，因此在一个缓存行中可以存 8 个 long 类型的变量。
所以，如果你访问一个 long 数组，当数组中的一个值被加载到缓存中，它会额外加载另外 7 个，以致你能非常快地遍历这个数组。事实上，你可以非常快速的遍历在连续的内存块中分配的任意数据结构。而如果你在数据结构中的项在内存中不是彼此相邻的（如链表），你将得不到缓存加载所带来的优势，并且在这些数据结构中的每一项都可能会出现缓存未命中的情况。
MESI 协议是基于Invalidate的高速缓存一致性协议，并且是支持回写高速缓存的最常用协议之一。
缓存行状态CPU 的缓存是以缓存行(cache line)为单位的，MESI协议描述了多核处理器中一个缓存行的状态。（现在主流的处理器都是用它来保证缓存的相干性和内存的相干性。）
在MESI协议中，每个缓存行有4个状态，分别是： M（修改，Modified）：本地处理器已经修改缓存行，即是脏行，它的内容与内存中的内容不一样，并且此 cache 只有本地一个拷贝(专有) E（专有，Exclusive）：缓存行内容和内存中的一样，而且其它处理器都没有这行数据 S（共享，Shared）：缓存行内容和内存中的一样, 有可能其它处理器也存在此缓存行的拷贝 I（无效，Invalid）：缓存行失效, 不能使用 状态转换在 MESI 协议中，每个Cache的Cache控制器不仅知道自己的读写操作，而且也监听其它Cache的读写操作。每个Cache line所处的状态根据本核和其它核的读写操作在4个状态间进行迁移。MESI 协议状态迁移图如下：
